2. 科技
  3. 算术逻辑单元 —— 串行加法器和并行加法器

算术逻辑单元 —— 串行加法器和并行加法器

it2022-05-05  314

一、一位全加器

全加器的逻辑表达式如下：

和表达式： S i = A i ⊕ B i + ⊕ C i − 1 （ A i 、 B i 、 C i − 1 中 有 奇 数 个 1 时 ， S i = 1 ， 否 则 S i = 0 ） S_i=A_i⊕B_i+⊕C_{i-1}（A_i、B_i、C_{i-1}中有奇数个1时，S_i=1，否则S_i=0） Si​=Ai​⊕Bi​+⊕Ci−1​（Ai​、Bi​、Ci−1​中有奇数个1时，Si​=1，否则Si​=0）

进位表达式： C i = A i B i + ( A i ⊕ B i ) C i − 1 C_i=A_iB_i+(A_i⊕B_i)C_{i-1} Ci​=Ai​Bi​+(Ai​⊕Bi​)Ci−1​

二、串行加法器

只有一个全加器，数据逐位串行送入加法器中进行运算。进位触发器用来寄存进位信号，以便参与下一次运算。如果操作数长n位，加法就要分n次进行，每次产生一位和，并且串行逐位地送回寄存器。

三、并行加法器

并行加法器由多个全加器组成，其位数与机器的字长相同，各位数据同时运算。

并行加法器的最长运算时间主要是由进位信号的传递时间决定的

并行加法器的每个全加器都有一个从低位送来的进位输入和一个传送给高位的进位输出

并行加法器的进位通常分为串行进位与并行进位。

（1）串行进位

把n个全加器串接起来，就可以进行两个n位数的相加。串行进位又称为行波进位，每一级进位直接依赖于前一级的进位，即进位信号是逐级形成的。最长运算时间主要是由进位信号的传递时间决定的，位数越多延迟时间就越长

（2）并行进位

各级进位信号同时形成，又称为先行进位、同时进位加快进位产生和提高传递的速度，即将各级低位产生的本级G和P信号依次同时送到高位各全加器的输入，以使它们同时形成进位信号依赖于输入 C 0 C_0 C0​，而不依赖于其低位的进位输入 C i − 1 C_{i-1} Ci−1​

专利

最新回复(0)